# (B) 日本国特許庁 (JP)

## 切公表特許公報(A)

**印特許出願公表** 昭57--501105

⊕Int. Cl.<sup>3</sup> H 03 H 19/00 識別記号

庁内整理番号 8124-5 J 43公表 昭和57年(1982)6月24日

部門(区分) 7(3) 審査請求 未請求

(全 4 頁)

者 鈴木トシロウ ❷スイッチ動作されるコンデンサを有する余弦フィルタ の発 明 八王子市コヤス2-32日立アパートメン ト・デー - 206 願 昭56-501996 アメリカン・マイクロシステムズ・イン の出 昭56(1981)5月21日 顆 箘 ❷出 コーポレイテツド 60翻訳文提出日 昭57(1982)1月29日 アメリカ合衆国カリフオルニア95051サ 66国際出願 PCT/US81/00728 ンタ・クララ・ホームステツド・ロード WO 81/03587 **匈国際公開番号** 3800 昭56(1981)12月10日 80国際公開日 株式会社日立製作所 図1980年5月29日③米国(US) の出 願 優先権主張 東京都千代田区丸の内1丁目5番1号 **@154573** 外1名 弁理士 小橋一男 の発 明 者 グレゴリアン・ルーピツク 砂代 理 DE(広域特許),FR(広域特許),GB アメリカ合衆国カリフオルニア95050サ 创指 定 (広域特許), JP, NL(広域特許), SE ンタ・クララ・ショアサイド・コート23 (広域特許)

11

12

### 請求の範囲

1. エィリアシングを四重する為にサンプリング 周被数の周辺に絞ける入力アナログ信号の外来的周 波数成分を抑圧可能なサンプルーデータシステムに 使用する余弦フィルタに於いて、前記フィ・タが、 入力リード旅に接続された負擔子と接地接続された 正幾子と出カリード線とを有する演算増幅器を具置 し、アナログ信号変と前記演弊増揺器の前記入力リ ード値に接続可能なスイッチ動作されるコンデンサ を有する入力回路機を具備し、前配回路網が第 1コ ンデンサ有すると共に2つの交響クロックによって 制御されるスイッチ手段とを有し1つおきごとのク ロック周期に於いて前記第1コンデンサ上の全電荷 が譲接する半周期に設ける入力電圧の和であり、第 1フィードパックリード書と第2フィードパックリ ード差を有するフィードパック四路網を具備し、前 記第1フィードパックリード線は剪配筒算増艦器の 前記入カリード華と出カリード華との間に設けられ た2番目のコンデンサの両端側に接続されており、 前記第2フィードバックリード単は前記第1フィー ドパックリード線と並列接続されると共に、前記2 つの交響クロックの少くとも一方によって飼御され るスイッチ手段を有するフィルタ。

2. 請求の範囲第1項に記載した余弦フィルタに

いて前記フィードパック回路網の前記スイッチ手及 がゲート電価をフェーズ1クロックに接続した単一 のMOSFET装置を有しているフィルタ。

4. 請求の範囲第1項に記載した余弦フィルタに投いて、前記フィードバック回路網の前記スイッチ手段が前記第2フィードバックリード補上に直列接終された一対のMOSFETスイッチ衛に接続された上側プレートを有すると共に接地接続された下側プレートを有すると共に接地接続するフィルタ。

# <u>スィッチ動作されるコンテンサを</u>

#### 有する余弦フィルタ

ルーピッククレゴリアン及びトシロウ鈴木

## 発明の背景

本発明はサンプルーデータシステム用の電子フィルタ回路に関するものであって、更に詳細には、スィッチ動作されるコンデンサを有するタイプのフィルタに対する前面フィルター乃至は余弦フィルターに関するものである。

2 特表昭57-501105

同一の問題が存在していた金属一酸化物ーシリコン (MOS) 装配を使用し且つスイッチ動作されるコンデンサを有するフィルタを使用した回路に適用することは不可能である。

スイッチ動作されるコンデンサを有するフィルタ は所定の割合でアナログ入力信号をサンプルするサ ンプルーデータシステムである。この場合に信号が 帯域制度されていない場合には、サンプリング風波 製の周辺に於ける全ての成分が基本帯域内に折り返 されて、前述したエイリアシングの問題を発生させ る。(Fs)でクロック動作されスイッチ動作され るコンデンサを有する低速フィルターに扱いては、 (Fp)を濃速帯域場とした場合にアナログ前置フ ィルタよって入力信号を(FsーFp)に帯域制限 する必要がある。(F8)が低い場合には、複雑な アナログ前観フィルタが必要とされる場合がある。 しかしながら、フィルタの質に余弦フィルタを設け た場合には、入力信号は外部的に2FS~FDに帯 域制限され、従って外部的なアナログ反エイリアシ ングフィルタに関する条件を 2倍の程度観和させる。 従って、前述した余弦フィルタ機能を与える様なス イッチ的作されるコンデンサを有するフィルタと適 合性のある回路を設けることが必要となった。

3

### 発明の簡単な要約

前述した問題は外部的な前費フィルタに関する条 件を2倍の程度緩和するか、又は2個の余弦フィル タを使用した場合にはその条件を 4 倍程度離れする ことも可能な、実際のフィルタの前に余弦フィルタ を付加することによって解決される。単一の余弦フ ィルタに対しては、使用されるクロック信号は尚且 つ(Fs)であるが、信号は(2Fs)でサンプル される。本発明に基づく余弦フィルタ回路は、演算 増幅器を有し、鉄旗舞坩幅器の負入力増は入力節点 に接続されており、鉄入力節点はフィードパックコ ンデンサを介して演算増幅器出力組からのフィード パック医号及び交番クロックフェーズによって制御 される4個のMOSFETスイッチ回路線によって 製御されるスイッチ動作される入力コンデンサを介 して入力信号を受け取る。本回路の伝達関散はそれ に次続するフィルタのサンプリング周波数に於いて ゼロの伝達を与える。使って、余弦フィルタはサン プリング周被数(Fs)の周辺に於いて入力アナロ グ信号の外来的な周被散成分を抑圧するという重要 な機能を与えるものであり、従ってエイリアシング の問題を回避している。本発明の典型例に放いては、 演算単幅器のフィードバック部に3番目のスイッチ 動作されるコンデンサを付加することによって本衆

弦フィルタが独立したスイッチ動作されるコンデン サを有する象弦フィルタを構成している(また、そ の出力幅はサンプリング開装数に於いてゼロを与え る)。

本発明のその他の目的。利点及び特徴は図面に即して記載された本発明の一支施制に関する以下の記載から明らかになるものである。

## 因国の簡単な説明

第 1 団は本発明に 蓋づくスイッチ 動作されるコン デンサを有する余弦フィルタの回路図である。

第1a 関は第1団の回路に使用する交番クロック に関するタイミング輸因である。

第2回は本発明に基づく独立したスイッチ動作されるコンデンサを有する余弦フィルタの回路図である。

第2 a 図は舞 2 図の倒路に使用される交番クロックに関するタイミング線図である。

### 実施例の詳順な説明

図面に関し製明すると、第1図は本発明の原理を 具体化したスイッチ動作されるコンデンサを有する 余弦フィルタ乃至は前置フィルタ10を示している。 簡単に説明すると、本回路は、複算増幅器12を有 しており、その正鵠子は接地接続されており、一方 **負入力増は入力節点14に接続されている。リード** 着16に放ける入力信号電圧(Vin)はスイッチ動 作されるコンデンサを有する回路機を介して節点1 4に接続されている。従って、リード無16はリー ド輸18に接続されており、リード勝18は一対の MOSFETスイッチ装置20と22のソース/ド レイン増子を相互接続しており、これらスイッチ鞍 置を20及び22のゲートはそれぞれ交番するフェ - ズ 1 クロック ( 申 1 ) 及びフェーズ 2 クロック (φ」)に接続されている。MOSFET22はリ ード糖24によって3番目のMOSFETスイッチ 枝重26に接続されており、スイッチ装置26の他 方のソースノドレイン囃子は接地接続されると共に そのゲートはフェーズ1クロック(中」)に接続さ れている。関係に、MOSFET装置20はリード 単28によって4番目のMOSFETスイッチ30 に接続されており、スイッチ30の包方のソース/ ドレイン帽子は入力節点14に接続されると共にそ のゲートはフェーズ2クロック(φェ)に接続され ている。リード種24と28との国に延在してリー ド幕32が設けられており、(αC)の値を有する コンデンサ34の対抗プレート電子に接続されてい る。 演算婚姻第12はその出力(VΦ)リード最

3 8 からコンデンサ 4 0 ( C の 観を有する ) を介して 節点 1 4 に 延在するフィードパックリード 簡 3 6 を有している。 演算 増 艦 器 1 2 の出力 難 と節点 1 4 との間の並列リード 幕 4 2 に 於いてフェーズ 1 クロック ( ゆ・) に ゲート が接続された 5 番目の M O S F E T スイッチ 4 4 が 設けられている。

本回路10がリード華16に供給される可変信号 電圧車(Vin)に接続されているとした場合に、そ の動作は以下の如くなる。クロックフェーズ1(Φ 1 )に放いて、演算増報器12のフィードバックル ープに放けるコンデンサ40はスイッチ44の動作 によってぜ口に放電される。内時に、MOSFET スィッチ20と26とがフェーズ1(φ 🛚 )クロッ クで動作可能とされるのでコンデンサ34は入力電 圧 Vin (n T-T/2) に充電される。クロックフ ェーズ2(φz)に於いて、入力(Vin)はリード # 18によってMOSFET22を介しコンデンサ 34の下側プレートに直接供給される。団時に、M OSFETスィッチ30が閉じられて、コンデンサ 34の上側プレートが入力節点14に接続されると 共に装算増編器12の非反転(一)入力機に接続さ れる。従って、入力コンデンサ34に於ける電圧の 全充電量は欝接する半周期に放ける入力電圧の和で あって、フェーズ2(φェ)クロック段期の幹値に

7

於ける演算増幅器12からの出力電圧は以下の如く 与えられる。

Vo (a) 
$$--\alpha$$
 [Vin(n T)  
+ Vin(n T - T / 2)]

すなわち、伝達関数は次式で与えられる。

$$V \circ (z)$$
 $H (z) = \frac{-1/2}{2}$ 
 $V \cdot I \circ (z)$ 

本フィルタの間波敷応答は次式で与えられる。 | H (exp ( J ω t ) ) ]

-α √ 2+ 2cos (ωt) / 2

尚、Tは余弦フィルタに次続するフィルタのクロ

ック展題である。

の T / 2 - πに対しては、 H - 0 となる。これが 意味することは、本会弦フィルタはそれに次眺する フィルタのサンプリング開放数に放いてせ口の伝達 を有すると言うことである。コンデンサ3 4 と 4 0。 とに介して適切な寸法を選択することによって、コンデンサ比αの値を更化させて可変利得会弦フィル タを根慮することが可能である。

第1回の回路は独立したフィルタではないが、別のスイッチ動作されるコンデンサを有するフィルタが乗られる様な回路に於いてそのようなフィルタと は合して使用される前置フィルタとして異成されて 8


いる。回路10に比較的優かな修正を施すことによ って、第2因に示した如く、数立したフィルタ弁別 勝である余弦フィルタ10a を模成することが可能 である。この場合に扱いても、スイッチ動作される コンデンサを有する入力回路網の要素は回路10と 即じである。 かしながら、廣算増幅器12aに対 するフィードパック回路欄に扱いて、フィードパッ クリード第38m 投いて通常の保持コンデンサ 4 O a に付け加えて別のコンデンサ48が設けられて いる。この付加的なコンデンサは一幅側が接地投鉄 されており色増削が 2個のMOSFETスイッチ5 2と54との間のリード番50に接続されており、 これらのスイッチは並列フィードパックリード単4 2 a と直列接続されている。これら後者のスイッチ 要素52及び54のゲートは、それぞれ、クロック フェース2(φょ)及びクロックフェース1(φι) によって制御される。

第2回の国語の動作に終いては、コンデンサ40 a と48 とは同一の値(C)を有する。最初のクロック周別に扱いて、入力信号(Vin)は一番のの入力コンデンサ34a を充電する。両時に、本回路の出力(Vo)がフィードバックコンデンサ48によってサンブルされる。次いで、フェーズ2(Φ」)クロック周別に於いて、入力コンデンサ34aの下

刺プレートが入力信号に充電され、上側プレートが 演算増展器128の反転(~)入力増に接続される。 従って、入力コンデンサ348 に放ける電圧の全電 荷は隣接するクロック半周期に放ける入力電圧の和 であって、ここまでの動作は第 1回の回路に放ける 動作と同じである。しかしながら、コンデンサ48 が接地接続されているのでスイッチング用フィード パックコンデンサ40aは独地増位に放電される。 従って各クロック問題に絞いて、固定コンデンサ 4 Oa に設ける役前の電荷はスイッチングフィードバ ックコンデンサ48によって相殺され、新しい現時 点に放ける値が入力コンデンサ3 4 a からの電荷に よって決定される。従って、この余弦フィルタ10 a は"独立"である。何故ならば、入力をサンプル している各半クロック問題の間に於いて、余弦フィ いるからである。従って、本国路は親接して接続さ れる回路が別値のスイッチ動作されるコンデンサを 有するフィルタとしての能力を有するものでない者 合に好道なものである。

本発明が関与する当額技術に設ける当業者等にと って、本発明の構成に設ける體々の変更や着しく具 なった実施例や道用例が本発明の精神及び範囲を逸 鋭することなしに容易に想到可能なものである。本

特表昭57-501105 明職書に於ける関示及び記載は単に例示的なもので あって、何等限定的な意思をもって成されたもので \$ 0.



L CLAS	minimation of Bublict matter of securi despitation residence to the security and the securi	_
-	to the Contraction of Contract Contraction (ISC) on the Built, Martine of Contraction and ISC	
1	IT. CL. HC3F 1/56, 1/34; HC3K 17/16	
U.		
n. FIELE	# PEARCHED	
	Minimum Destumentation September -	
The said (c.	ton System Charaffuston Symbols	
	is 307/353, 520, 577, 578, 583, 584	
	330/107, 109; 328/167	
	Description Searched other than Minimum Decumentation to the Entent that each Decuments are included to the Fields Bearched 4	
0. DOC	Chaine of Deciment, 14 with Indication, where appropriate, of the relevant pensages 17 Reterment to Clarific	
and and		
x	US, A, 3,497,716, PUSLISHED 24 FEBRUARY 1970, 1,3,	4
<b>A</b> .	US. A, 4,179,665, PUBLISHED 18 DECEMBER 1979, GREGORIAN	
x	M, IEEE JOURNAL OF SOLID STATE CIRCUITS, 1-4 VOL. SC 12 NO. 6 ISSUED DECEMBER 1977 SEE pp 592-599 "SAMPLED ARADO FILERATIO USING SWITCHED CAPACITOR AS RESISTOR ELE- TENT" BY CAVES ET AL, SEE 7135 1, 2 and 7	b)
x	H, IEEE JOURNAL OF SOLID STATE CIRCUITS, VOL. SC 12, NO. 6 ISSUED ECCENSER 1977. SEE pp 600-608, "NIOS SAMPLED DATA RECURSIVE FILTERS USING SHITCHED CAPACITOR INTEGRATORS" BY HOSTICKA ET AL. SEE FIGS. 1-5	
"A" doors "F panting "L" dates "A dates "V. GERT	integrates of cond domination in a second condition of the condition of th	ota b as Ray Bestia Beny v